Avalanche robustness of silicon carbide MOSFETs
Ingman, Jimmy (2022)
Diplomityö
Ingman, Jimmy
2022
School of Energy Systems, Sähkötekniikka
Kaikki oikeudet pidätetään.
Julkaisun pysyvä osoite on
https://urn.fi/URN:NBN:fi-fe2022101762293
https://urn.fi/URN:NBN:fi-fe2022101762293
Tiivistelmä
This thesis presents a test setup and procedure to investigate the avalanche ruggedness (AR) of silicon carbide metal-oxide-semiconductor field-effect transistors (SiC MOSFET). This test is also known as the unclamped inductive switching (UIS) test.
The avalanche phenomenon affects the doped body of the MOSFET and its ability to block current in the reverse direction. Whenever a current through an inductance is interrupted fast, an electromagnetic counter force is induced, which consequently builds up high potentials across the switching device. Especially in snubber-less designs where inductive switching is present, the power semiconductor can be exposed to an avalanche event, which may result in device failure. Traditionally, conventional silicon device manufacturers express the single pulse avalanche energy in their datasheets, but for newer SiC MOSFETs, this information is often missing. Therefore, single pulse avalanche energies were determined for the tested devices as part of this work.
The aging aspect of AR testing involves exposing the device under test (DUT) to avalanche energies below the point of irreversible breakdown. In this study, SiC MOSFETs from two different manufacturers were stressed by repeated single-pulse avalanche exposure at a frequency of one hertz and energies slightly below their determined maximum values. The DUTs were electrically characterized and imaged with X-ray and scanning acoustic microscopy throughout the tests to assess the inflicted degradation. Failure analysis of the failed DUTs from the first manufacturer revealed three distinct failure modes, whereas no definite conclusions could be drawn for the DUTs from the second manufacturer. Finally, a complete AR testing and workflow procedure were presented for carrying out the AR test successfully.
The AR test setup and the developed process proved to be valuable in determining the avalanche ruggedness of SiC MOSFETs, as well as a valuable test for supporting the overall reliability evaluation of a power semiconductor device. Tämä diplomityö käsittelee piikarbidi-MOS-transistorin (SiC MOSFET) vyöryläpilyöntikestävyyden testausta, eli AR-testausta (avalanche ruggedness), ja sitä varten rakennettua testilaitteistoa. Kyseinen testimenetelmä tunnetaan myös nimellä UIS-testi (unclamped indutctive switching).
Vyöryläpilyönti koettelee MOS-transistorin virran estokykyä sähkötermisesti. Virtapiirin äkillinen avaus saa aikaan voimakkaan sähkömagneettisen vastavoiman, joka aiheuttaa korkean potentiaalieron piikarbidisirun yli. Tämän nopean jännitepiikin energia saattaa johtaa komponentin hajoamiseen. Perinteisesti valmistajat ilmoittavat kuinka suurienergiaisen piikin eli läpilyöntienergian komponentti kestää, mutta uudemmille piikarbidi-MOS-transistoreille tätä tietoa harvemmin annetaan. Tämän vuoksi maksimaaliset läpilyöntienergiat selvitettiin testattaville komponenteille työn osana.
Eritoten diplomityössä haluttiin tutkia testattavien komponenttien kestävyyttä useamman peräkkäisen vyöryläpilyönnin tapauksessa; tätäkään tietoa ei piikarbidi-MOS-transistoreille ole saatavilla. Työssä tähän tarkoitukseen kehitetyssä testissä läpilyöntienergia asetettiin hieman alle selvitetyn maksimaalisen arvon, jotta testattavia komponentteja rasitettaisiin mahdollisimman paljon, mutta kuitenkin siten että ne kestäisivät useamman sadan pulssin sarjan yhden hertsin taajuudella. Ennen testiä ja sen jälkeen komponentit karakterisoitiin sähköisesti sekä kuvattiin röntgenillä ja ultraäänellä, jotta rasituksen mahdollisia vaikutuksia voitaisiin arvioida.
Yllä käsitellyt toimenpiteet kostettiin prosessiksi, jonka mukaisesti testattiin kahta eri valmistajan kaupallisesti saatavilla olevaa piikarbidi-MOS-transistoria. Toisen valmistajan komponenttien havaittiin vikaantuvan kolmella eri tavalla, kun taas toisesta oli vaikeampi tehdä johtopäätöksiä. Testilaitteisto ja kehitetty prosessi osoittautuivat toimiviksi vyöryläpilyöntikestävyyden selvittämiseksi.
The avalanche phenomenon affects the doped body of the MOSFET and its ability to block current in the reverse direction. Whenever a current through an inductance is interrupted fast, an electromagnetic counter force is induced, which consequently builds up high potentials across the switching device. Especially in snubber-less designs where inductive switching is present, the power semiconductor can be exposed to an avalanche event, which may result in device failure. Traditionally, conventional silicon device manufacturers express the single pulse avalanche energy in their datasheets, but for newer SiC MOSFETs, this information is often missing. Therefore, single pulse avalanche energies were determined for the tested devices as part of this work.
The aging aspect of AR testing involves exposing the device under test (DUT) to avalanche energies below the point of irreversible breakdown. In this study, SiC MOSFETs from two different manufacturers were stressed by repeated single-pulse avalanche exposure at a frequency of one hertz and energies slightly below their determined maximum values. The DUTs were electrically characterized and imaged with X-ray and scanning acoustic microscopy throughout the tests to assess the inflicted degradation. Failure analysis of the failed DUTs from the first manufacturer revealed three distinct failure modes, whereas no definite conclusions could be drawn for the DUTs from the second manufacturer. Finally, a complete AR testing and workflow procedure were presented for carrying out the AR test successfully.
The AR test setup and the developed process proved to be valuable in determining the avalanche ruggedness of SiC MOSFETs, as well as a valuable test for supporting the overall reliability evaluation of a power semiconductor device.
Vyöryläpilyönti koettelee MOS-transistorin virran estokykyä sähkötermisesti. Virtapiirin äkillinen avaus saa aikaan voimakkaan sähkömagneettisen vastavoiman, joka aiheuttaa korkean potentiaalieron piikarbidisirun yli. Tämän nopean jännitepiikin energia saattaa johtaa komponentin hajoamiseen. Perinteisesti valmistajat ilmoittavat kuinka suurienergiaisen piikin eli läpilyöntienergian komponentti kestää, mutta uudemmille piikarbidi-MOS-transistoreille tätä tietoa harvemmin annetaan. Tämän vuoksi maksimaaliset läpilyöntienergiat selvitettiin testattaville komponenteille työn osana.
Eritoten diplomityössä haluttiin tutkia testattavien komponenttien kestävyyttä useamman peräkkäisen vyöryläpilyönnin tapauksessa; tätäkään tietoa ei piikarbidi-MOS-transistoreille ole saatavilla. Työssä tähän tarkoitukseen kehitetyssä testissä läpilyöntienergia asetettiin hieman alle selvitetyn maksimaalisen arvon, jotta testattavia komponentteja rasitettaisiin mahdollisimman paljon, mutta kuitenkin siten että ne kestäisivät useamman sadan pulssin sarjan yhden hertsin taajuudella. Ennen testiä ja sen jälkeen komponentit karakterisoitiin sähköisesti sekä kuvattiin röntgenillä ja ultraäänellä, jotta rasituksen mahdollisia vaikutuksia voitaisiin arvioida.
Yllä käsitellyt toimenpiteet kostettiin prosessiksi, jonka mukaisesti testattiin kahta eri valmistajan kaupallisesti saatavilla olevaa piikarbidi-MOS-transistoria. Toisen valmistajan komponenttien havaittiin vikaantuvan kolmella eri tavalla, kun taas toisesta oli vaikeampi tehdä johtopäätöksiä. Testilaitteisto ja kehitetty prosessi osoittautuivat toimiviksi vyöryläpilyöntikestävyyden selvittämiseksi.