Implementation of fast communication in a multi-core embedded system

Abstract

This master’s thesis goes through the process of implementing an Ethernet-based fieldbus master in an embedded two-core asymmetric multiprocessing system. The details of the real system that the practical work of this thesis was done on cannot be disclosed, therefore the thesis uses a similar example system for which implementation possibilities are discussed. EtherCAT was chosen as the fieldbus to implement due to its excellent real-time performance, synchronization capabilities and availability of EtherCAT documentation and an EtherCAT master stack.

The EtherCAT master stack runs on one of the processor cores and the other processor core runs an application which makes use of the EtherCAT master functionality. This involves implementation of inter-core communication for exposing different parts of the EtherCAT master to the core running the application. Interfaces between other parts of the system are also considered, like the Ethernet and application interface. Possibilities for implementing the different communication interfaces are explored and some of the alternatives are chosen for implementation.

An example implementation similar to what was built for the real system is described and methods are presented for evaluating the performance of different parts of the system. Results derived from measurements performed on the real implementation are presented qualitatively and evaluation of the results is gone through.

Tämä diplomityö käsittelee Ethernet-pohjaisen kenttäväylämasterin toteutusta sulautettuun kaksiytimiseen asymmetriseen moniydinprosessorijärjestelmään. Työssä ei voida käsitellä käytännön toteuksessa käytetyn järjestelmän yksityiskohtia, joten sen tilalla käytetään samankaltaista esimerkkijärjestelmää jonka kannalta toteutusmahdollisuuksia tutkitaan. EtherCAT valittiin toteutettavaksi kenttäväyläksi sen erinomaisen reaaliaikasuorituskyvyn, synkronointimahdollisuuksien sekä EtherCAT dokumentaation ja EtherCAT master pinon saatavuuden vuoksi.

Yksi prosessoriytimistä suorittaa EtherCAT master pinoa ja toinen prosessoriytimistä suorittaa sovellusta, joka käyttää EtherCAT master pinon tarjoamaa toiminnallisuutta. Tämän vaatii prosessoriytimien välisen kommunikaation toteuttamista EtherCAT master pinon eri rajapintojen jakamiseksi niitä käyttävälle prosessoriytimelle. Työ käsittelee myös järjestelmän eri osien välisiä rajapintoja, kuten sovelluksen ja Ethernetin rajapintoja. Eri kommunikointirajapintojen mahdollisia toteutustapoja tutkitaan ja eräät niistä valitaan toteutusta varten.

Työssä esitetään esimerkkitoteutus, joka on samankaltainen oikeaan järjestelmään rakennettuun toteutukseen verrattuna, sekä esitetään menetelmiä järjestelmän eri osien suorituskyvyn arvioimiseen. Oikealla järjestelmällä tehdyistä mittauksista johdettuja tuloksia esitellään kvalitatiivisesti sekä niiden arviointia käsitellään.