Re-usable ASIC integrationverification software architecture

Abstract

Mikropiirien valmistus- ja suunnittelutekniikoiden kehittyminen mahdollistaa yhä monimutkaisempien mikropiirien valmistamisen. Piirien verifioinnista onkin tullut prosessin aikaa vievin osa,sillä kompleksisuuden kasvaessa kasvaa verifioinnin tarve eksponentiaalisesti. Vaikka erinäisiä strategioita piirien integroinnin verifiointiin on esitetty, mm. verifioinnin jakaminen koko suunnitteluprosessin ajalle, jopa yli puolet koko piirin suunnitteluun ja valmistukseen käytetystä työmäärästä kuluu verifiointiin. Uudelleenkäytettävät komponentit ovat pääosassa piirin suunnittelussa, mutta verifioinnissa uudelleenkäytettävyyttä ei ole otettu kunnolla käyttöön ainakaan verifiointiohjelmistojen osalta. Tämä diplomityö esittelee uudelleenkäytettävän mikropiirien verifiointiohjelmistoarkkitehtuurin, jolla saadaan verifiointitaakkaa vähennettyä poistamalla verifioinnissa käytettävien ohjelmistojen uudelleensuunnittelun ja toteuttamisen tarvetta.

As the manufacturing of smaller and more complex application specific integrated circuits (ASIC) becomes easier, and also designing capabilities have improved, the verification task takes more and more of the overall effort of building such a device. Although there are strategies presented to incorporate the verification throughout the design process, more than half of the effort putto the design is consumed by the verification. Regardless of re-usablehardware being used in different ASIC projects, the verification software is created individually for each project. This thesis presents a re-usable ASIC verification software architecture to ease the burden of verification by decreasing the need to design, and re-design, new verification software for new ASIC projects. Also the effectiveness of the architecture is inspected from a theoretical point of view.